Отправлено svf 19 мая 2004 г. 14:50 В ответ на: Произошло вот что... отправлено svf 18 мая 2004 г. 19:49

1. Если это синхронный выход, поставить на выходе триггер и убедиться, что у Вас (если выразить на AHDL):
out=DFF(LCELL(signal),clk,,,);
а не
out=LCELL(DFF(signal,clk,,,));
2. Назначить на этот выход временные требования и пусть разводчик сам решает, где ставить LCELL;
3. Поиграть с настройками синтезатора;
4. Описать схему иначе (Например, поменять логику так, чтобы убрать ИЛИ от большого количества термов, или вручную вставить LCELL, там, где вносимая дополнительной ячейкой задержка не будет мешать и т.д.);
5. Попробовать поменять Quartus на MaxPlus или наоборот;
6. На будущее - разводить плату, когда проект ПЛИС более-менее готов.