[an error occurred while processing this directive]
Есть проект, сделанный в Квартусе, и модель памяти на Верилоге. Как просимулить это в ActiveHDL? Понятно, что тестбенч написать надо, но вот как это все вместе собрать...запутался я...
(«Телесистемы»: Конференция «Программируемые логические схемы и их применение»)