[an error occurred while processing this directive]
На TEMP будет короткий импульс (пик, игла), но это так и задумано.
(«Телесистемы»: Конференция «Программируемые логические схемы и их применение»)
Отправлено
druzhin
09 апреля 2004 г. 18:24
В ответ на:
Да. Это будет хитрая связка из двух триггеров. Если ты ISEшник, смотри через View RTL Shematic. До плисов я такие штуки собирал на ТМ2, на 3 клока таже.
отправлено druzhin 09 апреля 2004 г. 18:22
Составить ответ
|||
Конференция
|||
Архив
Ответы
Вариации на тему: RTL линия задержки на верилоге (+)
—
druzhin
(09.04.2004 19:00, 461 байт)
Ответ: A kak na schet "traces delay"? Oni ved' nepedskazuemy. Tak kakoi smysl v vashey sadergke?
—
lv1
(09.04.2004 19:43,
пустое
)
net видно то же имел ввиду вот пример parallel independent->serial independent и клоков будет два, встречается это "сверхчасто"
—
_jack
(10.04.2004 03:37,
пустое
)
Отправка ответа
Имя (обязательно):
Пароль:
E-mail:
Тема (обязательно):
Сообщение:
Ссылка на URL:
Название ссылки:
URL изображения:
Перейти к списку ответов
|||
Конференция
|||
Архив
|||
Главная страница
|||
Содержание
|||
Без кадра
E-mail:
info@telesys.ru