[an error occurred while processing this directive]
Ответ: A kak na schet "traces delay"? Oni ved' nepedskazuemy. Tak kakoi smysl v vashey sadergke?
(«Телесистемы»: Конференция «Программируемые логические схемы и их применение»)
Отправлено
lv1
09 апреля 2004 г. 19:43
В ответ на:
Вариации на тему: RTL линия задержки на верилоге (+)
отправлено druzhin 09 апреля 2004 г. 19:00
Составить ответ
|||
Конференция
|||
Архив
Ответы
net видно то же имел ввиду вот пример parallel independent->serial independent и клоков будет два, встречается это "сверхчасто"
—
_jack
(10.04.2004 03:37,
пустое
)
Отправка ответа
Имя (обязательно):
Пароль:
E-mail:
Тема (обязательно):
Сообщение:
Ссылка на URL:
Название ссылки:
URL изображения:
Перейти к списку ответов
|||
Конференция
|||
Архив
|||
Главная страница
|||
Содержание
|||
Без кадра
E-mail:
info@telesys.ru