[an error occurred while processing this directive]
|
Схема такая:
Входной clk через IBUFG подаю на вход CLKIN (компонент CLKDLL - "DD1");
выход CLK0(DD1) через BUFG завожу на CLKFB(DD1);
выход CLK2x(DD1) через BUFG завожу на вход CLKIN(компонент CLKDLL - "DD2");
выход CLK0(DD2) через BUFG завожу на CLKFB(DD2);
в итоге на выходе CLK2x(DD2) - должно быть clk*4.
Компиляция и синтезация проходят нормально - а в процессе имплиминтации на этапе Plase&Ruot выдается:
ERROR:Place:106 - Could not find an automatic placement for the following
components:
input1 of type GCLK IOB is unplaced.
u1 of type DLL is unplaced.
u2 of type GCLK BUFFER is unplaced.
u6 of type GCLK BUFFER is unplaced.
u4 of type DLL is unplaced.
u5 of type GCLK BUFFER is unplaced.
ERROR:Place:107 - Xilinx requires using locate constraints to preplace such connected GCLK/GCLKIO/DLL components.
Почему возникла проблема с размещением проги в кристалл? Неужели нельзя использовать больше одного CLKDLL (при умножении частоты на 2 проблемы не возникало)? Обьсните, плз. , если кто знакт. (Использую Xilinx ISE 5.x - Spartan2).
E-mail: info@telesys.ru