Отправлено Amid 31 марта 2004 г. 20:32 В ответ на: ДЛЛ-ки надо ручками расставить в ucf-файле и не будет проблем :-) отправлено Slavko 31 марта 2004 г. 20:03

Использую 2s100tq144 - clk идет через "Р18" (GCK2) - при этом всеравно выдаётся:

Phase 2.23
ERROR:Place:106 - Could not find an automatic placement for the following
components:
input1 of type GCLK IOB is placed at P18.
u1 of type DLL is unplaced.
u2 of type GCLK BUFFER is unplaced.
u6 of type GCLK BUFFER is unplaced.
u4 of type DLL is unplaced.
u5 of type GCLK BUFFER is unplaced.
ERROR:Place:107 - Xilinx requires using locate constraints to preplace such
connected GCLK/GCLKIO/DLL components.
Phase 2.23 (Checksum:1312cfe) REAL time: 0 secs

Почму?

• Ответ: Привязывания пина не достаточно, нужно привязать еще глобальный буффер и ДЛЛ (возможно не один) — Vitus_strom   (01.04.2004 10:18, пустое)
  • Объясните, если не трудно, как это сделать. Буду очень благодарен! — Amid   (01.04.2004 13:37, пустое)
    • Точно не помню. Вот отрывки из старого проекта — zlyh   (01.04.2004 15:55, 3492 байт)
      • Большое спасибо!!! - сейчас "опробую". — Amid   (01.04.2004 16:47, пустое)
        • В догонку - А есть ли литературка об этом, которую можно было бы почитать? — Amid   (01.04.2004 17:05, пустое)
          • Как ДЛЛ-и раскладывать описано в собственно data sheet-е на конкретный чип. Какие атрибуты понимает синтезёр - в его хелпах. А вообще о constraints-ах в Constraints Guide который прилагается к Хилинховому САПРу. — zlyh   (01.04.2004 17:38, пустое)