[an error occurred while processing this directive]
В XC2V такое умножение около 4 ns + трассировка.
(«Телесистемы»: Конференция «Программируемые логические схемы и их применение»)
Отправлено
V61
10 марта 2004 г. 15:18
В ответ на:
Умножение 16*16 в ПЛИС Altera семейства Stratix при использовании встроенных блоков умножителей. Tmax = 11.308nsec. Кто-нибудь получал меньшее время умножения? И как с этим обстоят дела у Xilinx?
отправлено Fnutik 10 марта 2004 г. 13:18
Составить ответ
|||
Конференция
|||
Архив
Ответы
А вы не ошибаетесь? Что-то разница больно большая (+).
—
раздумывающий
(10.03.2004 16:00, 625 байт)
Реально, в БПФ.
—
V61
(11.03.2004 11:51, 141 байт)
Разрядность умножителя 18х18 (один блок), max частота работы 200MHz в конвейерном режиме! Входы/выходы зашарены на блочную память. Прочитать можно в любом документе по VitexII подобному семейству
—
miki
(10.03.2004 17:10,
пустое
)
Такие скорости можно получить только используя CoreGen(+)
—
DmitriP
(10.03.2004 19:26, 292 байт)
Какой CoreGen, читайте внимательнее - Вам говорят про аппаратный встроенный в V2 умножитель, а чем Вы его уж в проект поставите, это Ваше дело. Это аппартный умножитель и его быстродействие как ядра от плотности заполнения никак не зависит
—
CoreGen
(11.03.2004 09:11,
пустое
)
Ну-Ну...(+)
—
DmitriP
(11.03.2004 11:43, 163 байт)
Так значит на выходе встроенного умножителя надо регистр ставить. Сейчас нарыл data sheet an306, там в виде структурной схемы они стоят.
—
Fnutik
(11.03.2004 13:35,
пустое
)
Просто установка регистров мало чем поможет, нужно их установить в конкретные места ПЛИС.
—
DmitriP
(11.03.2004 16:09, 247 байт)
Сейчас попробовал так (+)
—
Fnutik
(11.03.2004 16:32, 564 байт)
Отправка ответа
Имя (обязательно):
Пароль:
E-mail:
Тема (обязательно):
Сообщение:
Ссылка на URL:
Название ссылки:
URL изображения:
Перейти к списку ответов
|||
Конференция
|||
Архив
|||
Главная страница
|||
Содержание
|||
Без кадра
E-mail:
info@telesys.ru