Отправлено DmitriP 10 марта 2004 г. 19:26 В ответ на: Разрядность умножителя 18х18 (один блок), max частота работы 200MHz в конвейерном режиме! Входы/выходы зашарены на блочную память. Прочитать можно в любом документе по VitexII подобному семейству отправлено miki 10 марта 2004 г. 17:10

И еще будет сильно зависеть от чипа и плотности заполнения чипа.
Использование "mult <= SIGNED(din_1) * SIGNED(din_2)"(это на VHDL), приводило к тому, что задержки на NET могли составлять 4-7 нс.,а максимальная частота получалась менее 80 МГЦ.
Так что, "думайте-сами, решайте сами,...."

• Какой CoreGen, читайте внимательнее - Вам говорят про аппаратный встроенный в V2 умножитель, а чем Вы его уж в проект поставите, это Ваше дело. Это аппартный умножитель и его быстродействие как ядра от плотности заполнения никак не зависит — CoreGen   (11.03.2004 09:11, пустое)
  • Ну-Ну...(+) — DmitriP   (11.03.2004 11:43, 163 байт)
    • Так значит на выходе встроенного умножителя надо регистр ставить. Сейчас нарыл data sheet an306, там в виде структурной схемы они стоят. — Fnutik   (11.03.2004 13:35, пустое)
      • Просто установка регистров мало чем поможет, нужно их установить в конкретные места ПЛИС. — DmitriP   (11.03.2004 16:09, 247 байт)
        • Сейчас попробовал так (+) — Fnutik   (11.03.2004 16:32, 564 байт)