Отправлено des00 09 января 2004 г. 12:37

есть ли в нем возможность простого доступа к портам модуля, как например в AHDL:
name.port, или output = name.port;
или все приходиться делать через внешние переменные
wire temp;
module_name name(..., temp, .....);
а то например простое описание D тригера теряет свою наглядность (по сравнению с AHDL).
Просто прочитал все что у меня есть по верилогу и такой случай там нигде не описан. Заранее спасибо

• если я понял вопрос, и если я причислю себя к знатокам — yes   (09.01.2004 15:16, 421 байт)
  • видимо вопрос я непонял — yes   (09.01.2004 15:20, 19 байт)
    • :)) Вот и я тоже мучал sinplify более 4 часов и не смог его заставить скомпилить+ он еще похоже и функции не знает :)) — des00   (09.01.2004 15:29, пустое)