Отправлено SM 17 июня 2005 г. 16:47 В ответ на: так там спекулятивные [автоматически!] операции - то есть пока читается память можно на регистрах считать отправлено yes 17 июня 2005 г. 15:08

у TI тоже спокойно это есть. Почему Вы все время пишете, не почитав документации? Одновременно с арифметикой я свободно могу сделать параллельный LOAD/STORE, причем даже 32-битный, более того, арифметика при этом может иметь тоже операнд в памяти. Это как раз AD упростил все как мог. Зато тактовую получил выше. Все таки три шины чтения и две шины записи в купе с тремя генераторами адреса у TI против двух генераторов адреса и двух шин у BF (шину FETCH'а я не считаю ни у того, ни у этого).

• мы с Вами вроде когда-то давно обсуждали как раз 64-е (как раз их пайплайн) и я возмущался - что за фигня, когда конвеер останавливается — yes   (17.06.2005 19:58 194.133.69.2, 771 байт)
  • Кстати насчет забываемости (+) — SM   (17.06.2005 20:45 213.141.159.26, 236 байт)
    • Ж-) Или то, что не понравилосьЖ-) Я сами процессора, за исключением может 55-х, с которыми просто мало, помню, я команды не помню:-) — -=ВН=-   (17.06.2005 20:54 194.190.181.231, пустое)
      • Так и я про команды, про ассемблер, про тонкости ядра и конвейера. — SM   (17.06.2005 21:47 213.141.159.26, пустое)
        • И я про них, но тонкости ядра и конвейера я считаю, что помню, для 54-х и 6000, а вот команды - забыл:-) Хотя для 6416 не далее как недели 3 назад сочинял:-) — -=ВН=-   (17.06.2005 22:04 194.190.181.231, 185 байт)
  • У нас речь о 55хх - там архитектура в корне другая по сравнению с 6ххх (+) — SM   (17.06.2005 20:23 213.141.159.26, 796 байт)