[an error occurred while processing this directive]
HELP/Сумматор по модулю два/
(«Телесистемы»: Конференция «Цифровые сигнальные процессоры (DSP) и их применение»)
миниатюрный аудио-видеорекордер mAVR

Отправлено Игорь 10 апреля 2004 г. 15:25

Подскажите кто-нибудь, как в VHDL лучше всего реализовать реализовать сумматор по модулю два, имеющий два восьмиразрядных входа A[7..0]и B[7..0] и выход C[7..0].

Составить ответ  |||  Конференция  |||  Архив

Ответы

Отправка ответа

Имя (обязательно): 
Пароль: 
E-mail: 

Тема (обязательно):
Сообщение:

Ссылка на URL: 
Название ссылки: 

URL изображения: 

Перейти к списку ответов  |||  Конференция  |||  Архив  |||  Главная страница  |||  Содержание  |||  Без кадра

E-mail: info@telesys.ru