Отправлено yes 08 октября 2002 г. 11:18 В ответ на: Как написать в VERILOG'e ... отправлено Bryk 07 октября 2002 г. 18:23

Verilog 2000 - multiple inctantiation
inv bus_inverters[15:0] (.i( abus[15:0] ), .o( bbus[15:0] ) );
может не всеми средствами поддерживаться

Emacs verilog-mode
препроцессор к семейству текстовых редакторов Имакс/ксымакс
там есть /*AUTOINST*/ которая выполняет эту функцию (непосредственно текст не верилоговский - но нажимаете кнопочку экспанд-автос - и готово)

и в средствах бывают специфические замены ВХДЛного for generate
например
`for

а в Верилог 1995 - такого средства нет

• VHDL в этом вопросе лучше! Не ожидал такого поворота .... — Bryk   (08.10.2002 12:01, пустое)
  • а что в VHDL есть multiple(array) instantiation? — yes   (08.10.2002 13:17, пустое)