|
|
Хочу спросить у благородных донов, что они думают по поводу Active HDL ? Сформулирую свои мысли в виде ряда вопросов.
1) Как-то весной проскальзывало тут мнение что Active HDL не очень надежен, и профессионалы должны использовать Model Sim. С другой стороны в недавней дискуссии народ однозначно высказался в пользу Active HDL. Где правда ? Или в старом сообщении речь шла о 4.2 а в новом о 5.1, 5.2 ?
2) У меня сейчас стоит веб-версия 5.1 Естественно с установленной 20-дневной full license и естественно же немного подлеченая от 20-дневности :) Здесь же высказывалось мнение, что веб-версия изначально сильно неполна. Я сам правда этого не заметил. Но я увы начинающий. Вполне возможно что я что-то упустил, ведомое лишь великим гуру. Вобщем правда ли что веб-версии даже с полной лицензией все равно сильно покоцанные ? Если да, то в чем именно, и где можно утянуть полную версию ?
3) Кто-нибудь пользовал уже 5.2 ? Как я понял там появился ряд вкусностей по сравнению с 5.1. Насколько велико отличие и стоит ли ставить 5.2 ?
4) Я так и не понял чем отличаются Xilinx edition, Synplify edition и Standart edition между собой. У меня стоит Xilinx, поскольку работаю я сейчас только с Xilinx. Все-таки очень прошу уважаемых гуру ответить в чем между ними разница.
5) Сильно не въехал что такое Vendor libraries и зачем они нужны. Если это описания логических ячеек конкретных микросхем, то нафига они различны для VHDL и Verilog ?
6) Как я понял, Active HDL умеет не только моделировать, но и синтезировать. По крайней мере до netlist. Скажите, кто-нибудь оценивал качество синтеза ? Скажем так, в тройке Xilinx-webpack, Active HDL 5.1(2), Synplify 7.1
7) Наконец вопрос связанный с предыдущим но чуть не по теме. Про руганный-переруганный здесь AHDL. Кто-нибудь реально сравнивал качество синтеза на AHDL и универсальных языках ? Мне казалось AHDL должен сильно выигрывать за счет своей привязки к конкретному железу. Вопрос, так ли это ?
С почтением
Его Мурлычество Мартовский Кот
Король окрестных помоек :)))))
E-mail: 
info@telesys.ru
