[an error occurred while processing this directive]
Всем спасибо.Уже разобрался.
(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))
Отправлено
TIMS
26 сентября 2002 г. 21:14
В ответ на:
Использую Active+ Synplify+Xilinx.Как подключить мой тест-бенч для Timing симуляции после Xilinx ?Никак не получается.
отправлено TIMS 20 сентября 2002 г. 22:41
Составить ответ
|||
Конференция
|||
Архив
Ответы
Отправка ответа
Имя (обязательно):
Пароль:
E-mail:
Тема (обязательно):
Сообщение:
Ссылка на URL:
Название ссылки:
URL изображения:
Перейти к списку ответов
|||
Конференция
|||
Архив
|||
Главная страница
|||
Содержание
|||
Без кадра
E-mail:
info@telesys.ru