[an error occurred while processing this directive]
|
Подскажите как в MAXе описать узел на Verilogе, который соединяет несколько узлов имеющих по три состояния?
Мои старания
input [3:0] busa;
input [3:0] busb;
input enable_a;
input enable_b;
output [3:0] outbus;
tri [3:0] outbus;
assign
outbus = enable_a ? busa : 4'bz,
outbus = enable_b ? busb : 4'bz;
При этом Мах ругается на то что узлу нельзя назначить больше чем одно
значение. (Вобще раньше я выводил их в графический редактор и там их соединял, но надоело!) Как умело сделать связь?
E-mail: info@telesys.ru