[an error occurred while processing this directive]
Ответ:
(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))
|
Отправлено
-=Sergei=- 02 сентября 2002 г. 12:48
В ответ на: VHDL отправлено
akinin 01 сентября 2002 г. 20:31
|
|
|
|
-- A входной сигнал
-- B сигнал А, но задержанный на такт CLK.
process (CLK)
begin
if (CLK'event and CLK='1') then
A<= B;
end if;
end if;
Составить ответ
|||
Конференция
|||
Архив
Ответы
Перейти к списку ответов
|||
Конференция
|||
Архив
|||
Главная страница
|||
Содержание
|||
Без кадра
E-mail:
info@telesys.ru