определенные `define следует вызывать `ИМЯ («Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))

[an error occurred while processing this directive] определенные `define следует вызывать `ИМЯ

(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))

Отправлено yes 02 сентября 2002 г. 11:35
В ответ на: `define в Verilog отправлено m_a_x 01 сентября 2002 г. 21:56

`define q $finish;
`define d $display

//---------
.......
//---------

initial
begin
`ifdef romname
$readmemh(`romname,ROM);
`else
`d("##### No ROM defined");
`q
`endif
end

Отправка ответа