Отправлено Олег К 29 августа 2002 г. 09:43

Я около года назад начал работать с ПЛИС, сделал пару несложных PCI устройств на ACEX, рисовал ТОЛЬКО СХЕМЫ в MAX+PLUS. Теперь думаю пора осваивать языки описания аппаратуры.
Вопрос: с какого языка мне начать? Цель работы - разработка довольно сложного PCI устройства (возможно с использованием Megacore от Альтеры).
Если не сложно, подскажите удачную литературу (бумажную и в инете).

ЗЫ. Может кому-то мой вопрос покажется смешным, глупым или слишком простым...

• Всем спасибо. ДЛЯ НАЧАЛА я выбрал AHDL. К тоже же megacore написана на нем. Вопрос в догонку: СтОит ли покупать книгу Антонова? — Олег К   (01.09.2002 08:50, пустое)
  • Жаль.... AHDL - потраченное зря время(-) — BlackEdge   (03.09.2002 10:10, пустое)
  • Я повелся на рекламу, купил. А там CD, который Altera на халяву раздает (!), а в нете много доки (и на русском тоже). Так что я считаю, что выкинул 200 р. — Pashka   (02.09.2002 12:06, пустое)
• Однозначно VERILOG - кто сейчас на Паскале пишет? Все на С в основном! — A_K_B   (30.08.2002 18:00, 412 байт)
  • Решили опять спор начать? Честно говоря, уже надоело. Ведь решили уже что BMW лучше чем блондинки :-))) — Pashka   (30.08.2002 18:34, пустое)
    • Блондинок лучше в более просторном месте например как в VERILOG — A_K_B   (30.08.2002 19:34, пустое)
  • Что-то я про Паскаль не понял. Если вы про VHDL - так он из ADA вышел. И причем "повыпендриваться"? — Victor®   (30.08.2002 18:29, пустое)
    • В дополнение! Редко какой VHDL проект (без сопутствующих файлов) годится для применения. — A_K_B   (30.08.2002 21:29, пустое)
      • чего-чего? — drv   (02.09.2002 12:21, пустое)
      • Если можно, поподробнее, пожалуйста... — andrew_b   (02.09.2002 10:52, пустое)
    • ADA с неба упала?! Но кому не в лом набирать тучу лишних символов VHDL это самое то. — A_K_B   (30.08.2002 19:21, пустое)
      • Это точно. Синтаксис VHDL явно сочинял графоман-клавадавец. Чего стоит один триггер по фронту: IF (clk'event AND clk'last_value='0' AND clk="1") THEN ...А потом это же еще читать. — Щедрый   (30.08.2002 19:35, пустое)
        • Ответ: if clk'event and clk = '1' then ... достаточно — asoneofus   (05.09.2002 14:48, пустое)
        • может лучше так if( rising_edge( clk ) ) then ... а читать приятно. — dsmv   (30.08.2002 19:42, пустое)
          • А предисторию.. Прежде чем перейти к делу в VHDL машинисткой надо заделаться! — A_K_B   (30.08.2002 21:21, пустое)
            • Ответ: Правильно выбирайте редактор (+) — andrew_b   (02.09.2002 10:49, 665 байт)
            • Неужели набор кода у Вас занимает основную часть времени при разработке проекта :-) ? Обычно намного больше занимает верификация (функциональная, gate-level, post-par) — Victor®   (02.09.2002 09:25, пустое)
• личный опыт AHDL затем VHDL. Всё зависит на каких плис выбор остановиш. Xilinx понимает ABEL , VHDL,Verilog. ABEL и AHDL чемто пошожи. — KA   (30.08.2002 00:35, пустое)
• Cначала AHDL, потом VHDL, IMHO — Victor®   (29.08.2002 11:27, пустое)
  • Схожая ситуация: На что же обратить взгляд после AHDL - на VHDL или на Verilog? Работать приходится только с ПЛИС. Может отцы распишут плюсы и минусы? — KIA   (29.08.2002 12:14, пустое)
    • Имеется в виду, что AHDL уже освоен.. :) — KIA   (29.08.2002 17:56, пустое)
      • А что, в AHDL вам чего-то не хватает? Я на работе, например AHDL использую. A VHDL, так типа хобби. — Victor®   (29.08.2002 18:20, пустое)
        • Для Xilinx'а на AHDL сложно что-то написать :) Хочу более универсальный язык изучить. — KIA   (30.08.2002 14:21, пустое)
          • VHDL — Victor®   (30.08.2002 14:42, пустое)
    • Я не папа, но мои впечатления: — Michland   (29.08.2002 17:15, 1004 байт)
      • ...Главное - привыкнуть, что все строчки исполняются одновременно :)... - Чувствуется рука программиста :-)) — Victor®   (29.08.2002 17:45, пустое)
        • Ответ: Ну почеу же .... — jackal   (30.08.2002 01:30, 1431 байт)
          • Поддерживаю, и ещё один момент — dsmv   (02.09.2002 12:32, 464 байт)