Narisoval Schemu ne poshla. Perepisal v VHDL toge ne poshla. Nado bilo Proj v tschugie ruki peredat' VHDL na melkie kusotschki porezat. Simvoli podelat' i v redaktore schem soedinit. I posle etogo. Proj perestal v kristal vlazit. Vo. Vot i duma# na tschem Proj delat i na tschem pisat'. («Телесистемы»: Конференция по продукции «Конференция «Языки описания аппаратуры (VHDL и др.)»)

[an error occurred while processing this directive] [an error occurred while processing this directive]

Narisoval Schemu ne poshla. Perepisal v VHDL toge ne poshla. Nado bilo Proj v tschugie ruki peredat' VHDL na melkie kusotschki porezat. Simvoli podelat' i v redaktore schem soedinit. I posle etogo. Proj perestal v kristal vlazit. Vo. Vot i duma# na tschem Proj delat i na tschem pisat'.

(«Телесистемы»: Конференция по продукции «Конференция «Языки описания аппаратуры (VHDL и др.)»)

Отправлено KA 26 августа 2002 г. 15:36
В ответ на: Да нет ошибок. FPGA Express Version 2001.08-FE3.6 компилирует без проблем. отправлено Al 26 августа 2002 г. 15:12

Составить ответ ||| Конференция ||| Архив

Ответы

Ответ: — Al (26.08.2002 16:22, 594 байт)

Перейти к списку ответов ||| Конференция ||| Архив ||| Главная страница ||| Содержание

E-mail: info@telesys.ru

Ответы

Отправка ответа