[an error occurred while processing this directive] [an error occurred while processing this directive]
Пишу на verilog'е , комил. симпифи(кстати там в констрайне есть такая фича Multi-Cicle Paths) . Можно получить второй клок делением главного, но возникает варнинг о не совсем точном подсчете врем. путей. А хочется чтоб синхронно и от одного главного клока.
(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))
[an error occurred while processing this directive] [an error occurred while processing this directive]

Отправлено Vova75 25 июня 2002 г. 05:06
В ответ на: A ty na tschom pishesh VHDL or AHDL. Posmotri na slovo .CLK dly registra. I dly vtorogo registra wozmi druguy CLK. отправлено Andrew Buckin 24 июня 2002 г. 14:39


Составить ответ  |||  Конференция  |||  Архив

Ответы

Отправка ответа

Имя (обязательно): 
Пароль: 
E-mail: 

Тема (обязательно):
Сообщение:

Ссылка на URL: 
Название ссылки: 

URL изображения: 

Перейти к списку ответов  |||  Конференция  |||  Архив  |||  Главная страница  |||  Содержание  |||  Без кадра

E-mail: info@telesys.ru