Огромное спасибо! Попробовал, не воспринимает. Почитал хендбук...
Отправлено
Валерий_П 22 июля 2009, г. 13:46
В ответ на: Ответ: отправлено пользователем
spectr 21 июля 2009, г. 13:49
Т.к. у меня проект в Verilog-2001, сделал так: (* ramstyle = "M4K" *) reg [7:0] fifo_ram [0:fifo_size-1]; Все равно не воспринимает. Тупо проглатывает ее, и делает по-своему. Квартус 7.0.