Как в Циклоне на Verilog разместить память в блоке памяти?
Отправлено
Валерий_П 20 июля 2009, г. 11:59
Объявление памяти делаю таким образом: reg [7:0] fifo_ram [0:fifo_size-1]; Она размещается в регистрах. Что сделать, чтобы синтезатор разместил ее в модуле памяти?