Как в Циклоне на Verilog разместить память в блоке памяти? («Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))

Разработка, производство и продажа радиоэлектронной аппаратуры

| Карта сайта | Пишите нам | В избранное

Требуется программист в Зеленограде
- обработка данных с датчиков; ColdFire; 40 тыс.
e-mail:jobsmp@pochta.ru

Телесистемы | Электроника | Конференция «Языки описания аппаратуры (VHDL и др.)

Как в Циклоне на Verilog разместить память в блоке памяти?

Отправлено Валерий_П 20 июля 2009, г. 11:59

Объявление памяти делаю таким образом:
reg [7:0] fifo_ram [0:fifo_size-1];
Она размещается в регистрах. Что сделать, чтобы синтезатор разместил ее в модуле памяти?

Составить ответ | Вернуться на конференцию.

Ответы

Я создавал через мегавизард блок памяти, в настройках указывал, что он должен располагаться во внутренней памяти циклона. Все ок, полет нормальный. - omen (20.07.2009, 14:46:54 81.222.195.194, пустое)
- Ответ: Можно и без визардов, параметрически - axalay (11.08.2009, 11:29:58 192.168.250.197,213.243.100.84, 317 байт)
- Ответ: Спасибо! А без стандартных мегафункций нельзя обойтись? Хотелось бы свое сделать - Валерий_П (21.07.2009, 06:18:50 192.168.10.62,195.184.79.90, пустое)
  - Ответ: - spectr (21.07.2009, 13:49:25 91.78.103.159, 419 байт)
    - Огромное спасибо! Попробовал, не воспринимает. Почитал хендбук... - Валерий_П (22.07.2009, 13:46:25 192.168.10.62,195.184.79.90, 227 байт)
      - Ответ: Вот например - axalay (11.08.2009, 11:27:39 192.168.250.197,213.243.100.84, 358 байт)