Разработка, производство и продажа радиоэлектронной аппаратуры
|
Карта сайта
|
Пишите нам
|
В избранное
Требуется программист в Зеленограде
- обработка данных с датчиков; ColdFire; 40 тыс.
e-mail:
jobsmp@pochta.ru
Телесистемы
|
Электроника
|
Конференция «Языки описания аппаратуры (VHDL и др.)
Будет установлен в состояние лог. 1, если RST в этот момент равен логическому 0.
Отправлено
misyachniy
17 июля 2009, г. 14:34
В ответ на:
Обьясните пожалуйста поведение схемы (+). Verilog. Проверяю себя.
отправлено пользователем
Сергей Ильченко
17 июля 2009, г. 12:10
Составить ответ
|
Вернуться на конференцию.
Ответы
Отправка ответа
Имя*:
Пароль:
E-mail:
Тема*:
Сообщение:
Ссылка на URL:
URL изображения:
если вы незарегистрированный на форуме пользователь, то
для успешного добавления сообщения заполните поле, как указано ниже:
умножьте 2 на три:
Перейти к списку ответов
|
Конференция
|
Раздел "Электроника"
|
Главная страница
|
Карта сайта
Web
telesys.ru