Разработка, производство и продажа радиоэлектронной аппаратуры
|
Карта сайта
|
Пишите нам
|
В избранное
Требуется программист в Зеленограде
- обработка данных с датчиков; ColdFire; 40 тыс.
e-mail:
jobsmp@pochta.ru
Телесистемы
|
Электроника
|
Конференция «Языки описания аппаратуры (VHDL и др.)
Не красиво.
Отправлено
V61
15 июня 2009, г. 11:22
В ответ на:
Verilog: Насколько использование операндов и результатов разной разрядности
отправлено пользователем
++
15 июня 2009, г. 09:53
В общем, это можно делать, но учитывая специфику верилога, несколько опасно.
Составить ответ
|
Вернуться на конференцию.
Ответы
Т.е гарантировано синтезируется, когда разрядность && всех операндов
-
++
(15.06.2009, 12:10:2
10.0.1.115,212.45.31.226
, 185 байт)
Да.
-
V61
(15.06.2009, 12:41:42
10.18.48.13,77.47.192.42
, 257 байт)
Отправка ответа
Имя*:
Пароль:
E-mail:
Тема*:
Сообщение:
Ссылка на URL:
URL изображения:
если вы незарегистрированный на форуме пользователь, то
для успешного добавления сообщения заполните поле, как указано ниже:
введите число 38:
Перейти к списку ответов
|
Конференция
|
Раздел "Электроника"
|
Главная страница
|
Карта сайта
Web
telesys.ru