Разработка, производство и продажа радиоэлектронной аппаратуры
|
Карта сайта
|
Пишите нам
|
В избранное
Требуется программист в Зеленограде
- обработка данных с датчиков; ColdFire; 40 тыс.
e-mail:
jobsmp@pochta.ru
Телесистемы
|
Электроника
|
Конференция «Языки описания аппаратуры (VHDL и др.)
Еще одна возможность компиляции в защелку(+)
Отправлено
cdg
17 октября 2008 г. 08:56
В ответ на:
Подскажите новичку, все что в verilog объявлено reg, в кристалле будет триггером?
отправлено ++ 15 октября 2008 г. 15:48
(Latch триггер по уровню) когда не все условия выходов от входов расписаны и имеются состояния запоминания, например:
always @(*)
if (R) Q = 0;
else if (S) Q = 1;
нет описания состояний выхода Q при R=S=0 и R=S=1;
Составить ответ
|
Вернуться на конференцию
Ответы
Отправка ответа
Имя*:
Пароль:
E-mail:
Тема*:
Сообщение:
Ссылка на URL:
URL изображения:
если вы незарегистрированный на форуме пользователь, то
для успешного добавления сообщения заполните поле, как указано ниже:
прибавьте тройку к двум:
Перейти к списку ответов
|
Конференция
|
Раздел "Электроника"
|
Главная страница
|
Карта сайта
Web
telesys.ru