Разработка, производство и продажа радиоэлектронной аппаратуры
|
Требуется программист в Зеленограде - обработка данных с датчиков; ColdFire; 40 тыс.
e-mail: jobsmp@pochta.ru
|
Кто может помочь с проектированием вроде бы простого блока на VHDL ? парюсь, нормально не получается, плохо знаком с VHDL..
Отправлено
sergoserg 31 мая 2008 г. 15:56
хотя бы как примерно должна выглядеть структура такого блока?
Вход: 32 6-битных входа. Диапазон входных значений [-32:31]
Выход: 32 6-битных выхода.
Функция: модуль значения на i -том выходе определяется как минимальное по модулю значение из множества входных значений, исключая i -тый вход. Знак выхода должен совпадать со знаком i -того входа
Пример:
dout[0] = sign(din(0))*min{abs(din(1)), abs(din(2)),… abs(din(29)), abs(din(30)), abs(din(31))}
dout[1] = sign(din(1))*min{abs(din(0)), abs(din(2)),… abs(din(29)), abs(din(30)), abs(din(31))}
…
dout[30] = sign(din(30))*min{abs(din(0)), abs(din(1)),… abs(din(28)), abs(din(29)), abs(din(31))}
dout[31] = sign(din(31))*min{abs(din(0)), abs(din(1)),… abs(din(28)), abs(din(29)), abs(din(30))}
Составить ответ | Вернуться на конференцию
Ответы