например цепь сброса - идет со входа (например port rstn) на AND (inst U1) c выходом некого таймера (net rstn_del), который задает минимальную задержку
в проекте предполагается что с выхода (net rsti) этого AND будет синтезировано дерево, то есть DC эта цепь не должна заботить
также для анализа (PT) хотелось бы, чтобы кусок от входа до AND тоже был идеальный
-----------------
как манипулируя
set_dont_touch set_ideal_network
задать это?
я ретранслирую вопрос, коллега хотел бы узнать как это _правильно_ сделать