[an error occurred while processing this directive]
[an error occurred while processing this directive]
|
Я пользуюсь MAX+plus II 9.23 Baseline (там где я работаю на нем рисуют схемы).
-- И правильно делают, т.к. в schematic entry не возникает подобных вопросов. Если я правильно понял трудности, то ответ: Функции типа: Например (after 40 ns) или (WAIT for 40 ns), работают только в симуляторе. В VHDL для "Implementation" можно использовать только то что может быть реализовано в железе. Для синхронного вывода STD_LOGIC_VECTOR только регистры могут быть использованы:
process (Osc_Clk)
begin
if (rising_edge(Osc_Clk)) then
(STD_LOGIC_VECTOR (out_data)) <= (STD_LOGIC_VECTOR (in_data));
end if;
end process;
--Это гарантирует синхронность в несколько сотен пикосекунд.
E-mail: info@telesys.ru