[an error occurred while processing this directive]
[an error occurred while processing this directive]
После синтеза появляются блоки(буфера) на входе котрых есть сигнал а на выходе нет?
(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))
[an error occurred while processing this directive]
[an error occurred while processing this directive]
[an error occurred while processing this directive]