[an error occurred while processing this directive] [an error occurred while processing this directive]
Можно создать HDL файл (проект), генерирующий необходимые тестовые последовательности. ->
(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))
[an error occurred while processing this directive] [an error occurred while processing this directive] [an error occurred while processing this directive]

Отправлено Victor Yurchenko 19 февраля 2002 г. 12:08
В ответ на: если я правильно понял вопрос, то(+) отправлено IgorK 19 февраля 2002 г. 02:47

ModelSim-Altera позиционируется для Квартуса. Попробую, скачаю, может его результаты и для Макса годятся.
Ранше я этому не уделял особого внимания, но сейчас меня начинает интересовать проблема симуляции и создания тестовых векторов. Думаю, что и остальным тоже было бы интересно.
Что касается Макса, то поддерживаемый subset действительно довольно узкий. Меня, например, убивает тот факт, что в Verilog $display не поддерживается, хотя на AHDL assert report без проблем работает.

Составить ответ  |||  Конференция  |||  Архив

Ответы


Отправка ответа

Имя (обязательно): 
Пароль: 
E-mail: 

Тема (обязательно):
Сообщение:

Ссылка на URL: 
Название ссылки: 

URL изображения: 


Перейти к списку ответов  |||  Конференция  |||  Архив  |||  Главная страница  |||  Содержание  |||  Без кадра

E-mail: info@telesys.ru