Ответ: А дальше... («Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))

Разработка, производство и продажа радиоэлектронной аппаратуры

| Карта сайта | Пишите нам | В избранное

Требуется программист в Зеленограде
- обработка данных с датчиков; ColdFire; 40 тыс.
e-mail:jobsmp@pochta.ru

Телесистемы | Электроника | Конференция «Языки описания аппаратуры (VHDL и др.)

Ответ: А дальше...

Отправлено YuryD 05 июля 2007 г. 13:53
В ответ на: Сделайте из вашего файла с компонентом SRAM" или файл символа для графики, или включаемый файл для AHDL отправлено Stewart Little 05 июля 2007 г. 13:37

Вот я сделал и sram.sym и sram.inc. Как теперь его использовать? Я делаю конструкцию:
sram_inst : entity work.sram PORT MAP(
address => sram_adr,
inclock => CLK1_60MHZ,
outclock=> CLK1_60MHZ,
we => wr_strob,
data => adc_data,
q => sram_data(11 downto 0));
Но компилятор ругается! Говорит:
primary unit "sram" denoted by prefix "WORK" must exist in the library.
Я, наверное, чего-то не доделываю?

Составить ответ | Вернуться на конференцию

Ответы

VHDL в макс-плюсе??? Забудьте. В AHDL в топ-файл подключаются модули через include, в схематику - вставлением .sym И имя файла должно повторять один в один имя описанного в нем модуля. — SM (05.07.2007 14:15:31 80.92.255.53, пустое)
- Ответ: А с VHDL в MAX+ никак? Я не знаю ни AHDL, ни sym редактора. Имею зачаточные значния в VHDL и Verilog. В глаза видел MAX+. Что, мои дела плохи? — YuryD (05.07.2007 14:22:44 77.109.16.114, пустое)
  - Угу, плохи. Вам в квартус тогда надо, если схематика не устраивает. — SM (05.07.2007 16:38:26 80.92.255.53, пустое)
    - Ответ: — SAZH (05.07.2007 16:56:31 212.113.112.201, 228 байт)
      - Ответ: Вы имели ввиду, что для проекта на ACEX1K Квартус не нужен, можно и MAX+ обойтись? — YuryD   (05.07.2007 17:57:57 77.109.16.190, пустое)
        
        Ответ: — SAZH   (05.07.2007 20:38:52 91.122.22.255, 369 байт)
        
        Да какая разница, какой чип. Главное, что чем новее квартус, тем сильнее синтезатор. — SM   (05.07.2007 18:23:37 80.92.255.53, пустое)
        
        Ответ: Я с Вами и тут встретился! Ну, а в чём, собственно, разница (+) — YuryD   (05.07.2007 18:35:38 77.109.16.190, 398 байт)
        
        Как чем? при грамотном обконстреивании скоростью или занимаемой площадью. За что всегда и боремся. — SM   (23.07.2007 22:45:19 80.92.255.53, пустое)
        
        Ну и поддержкой всяких там конструкций. С каждой версией верилог-ридер "растет" очень сильно. VHDL наверное тоже. — SM   (23.07.2007 22:46:32 80.92.255.53, пустое)
        
        Я так понял, что Вам посоветовали Quartus т.к. синтезируемое подмножество VHDL в нем шире. "Устойчивей" и "лучше работать" - это обычно зависит от разработчика :-) — Victor®   (06.07.2007 16:07:17 195.46.37.133, пустое)
  - Ответ: — SAZH (05.07.2007 16:19:42 212.113.112.201, 231 байт)