пользуясь случаем, вопрос про DC - какие у него ключи на выбрасывание цепей влияют? («Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))

Разработка, производство и продажа радиоэлектронной аппаратуры

| Карта сайта | Пишите нам | В избранное

Требуется программист в Зеленограде
- обработка данных с датчиков; ColdFire; 40 тыс.
e-mail:jobsmp@pochta.ru

Телесистемы | Электроника | Конференция «Языки описания аппаратуры (VHDL и др.)

пользуясь случаем, вопрос про DC - какие у него ключи на выбрасывание цепей влияют?

Отправлено yes 28 апреля 2007 г. 14:54
В ответ на: не сильно :). мне DC глюков и для АЗИКа хватает - нафига еще проблемы с FPGA создавать? отправлено <font color=gray>yes</font> 28 апреля 2007 г. 14:43

то есть есть некий VHDL подуль, в котором идет перепривязка сигналов из VHDL-ных структур к проводам, чтобы потом прицепить их к входам VHDL модуля, который уже вставляется в verilog design

что-то нипа
ahbso.hready<=hready;
hsel<=ahbsi.hsel; и т.д

при этом при слабой оптимизации или неком экспериментально подобраном наборе (boundary_optimisation off и т.п.)
дизайн получается норамльный (то есть PRESTO VHDL читает как надо), да и симулятор + FPGA - OK

но при ultra - выбрасывает эти цепи нафиг и разваливает дизайн

--------------

пока этим сам не занимаюсь, молодой сотрудник разбирается... но видимо придется самому -
может посоветуете на что внимание обратить,
какие доки почитать?

Составить ответ | Вернуться на конференцию

Ответы

Ответ: (+) — SM (28.04.2007 16:38:8 80.92.255.53, 726 байт)
- Ответ: — yes (28.04.2007 19:55:18 87.236.81.130, 1236 байт)
  - Ответ: (+) — SM (02.05.2007 14:37:44 80.92.255.53, 1307 байт)
    - за разгрупировку DW спасибо, а про ошибки analyze - врядли, ведь правильно синтезирует — yes (02.05.2007 20:22:48 87.236.81.130, пустое)
      - Ну где же правильно, если убивает нужные задействованные цепи! Или я опять не понял что-то. — SM   (02.05.2007 20:35:40 80.92.255.53, пустое)
        
        предполагаю так, потому что убивает или нет зависит от опций компиляции... compile не убивает, а compile_ultra убивает — yes   (03.05.2007 13:18:3 87.236.81.130, 202 байт)
        
        Так может ultra (+) — SM   (03.05.2007 14:17:5 85.21.237.237, 705 байт)
        
        безглючен Y-2006.06? про X-2005.09 и дипчип писал и авторы grlib писали - полно глюков — yes   (03.05.2007 15:19:54 87.236.81.130, 148 байт)
        
        Я как-то 2005.09 проскочил не заметив, а сейчас в topo в 2006 (+) — SM   (03.05.2007 15:25:48 85.21.237.237, 425 байт)
  - стрелки наоборот, но надеюсь, что смог объяснить — yes (28.04.2007 19:56:22 87.236.81.130, пустое)
- Да, теперь только праздников отвечу — SM (28.04.2007 16:38:26 80.92.255.53, пустое)