Работаю в Асtive HDL 6.2 Создал библиотечные модули из VHDL-исходников. Радостно включил в VHDL-тест-бенч эти библиотечные модули и начал отлаживать основной VHDL-проект. В принципе всё работает, но нет трассировки на библиотечные исходники: т.е. когда вхожу в иерархию проекта и кликаю по библиотечному компоненту, то вместо его исходника открывается исходник основного (не библиотечного) проекта. Естественно, при пошаговом прогоне внутрь библиотечных компонентов тоже не могу войти. ВОПРОС: можно ли создать библиотеки с отладочной информацией, позволяющей осуществить трассировку в Active HDL? Если да, то как этого добиться?