Я моделирую поведение микроконтроллера, который в определённые моменты времени должен совершать типовые операции чтения-записи по заданным адресам. Сами циклы чтения и записи (состоящие из фаз защёлки адреса и передачи данных) хочется описать только один раз, а потом пользоваться этим по принципу шаблона с параметрами (время начала цикла, адрес и данные для записи). Подскажите идею, плиз, как это грамотно описать на VHDL?