А какую логическую схему вы хотите видеть для сигнала a0? («Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))

Разработка, производство и продажа радиоэлектронной аппаратуры

| Карта сайта | Пишите нам | В избранное

Требуется программист в Зеленограде
- обработка данных с датчиков; ColdFire; 40 тыс.
e-mail:jobsmp@pochta.ru

Телесистемы | Электроника | Конференция «Языки описания аппаратуры (VHDL и др.)

А какую логическую схему вы хотите видеть для сигнала a0?

Отправлено zlyh 02 марта 2007 г. 18:21
В ответ на: Помогите разобраться с задержками.... отправлено <font color=gray>Lehin</font> 02 марта 2007 г. 18:00

a0 <= '0'; Это не начальная инициализация. Это постоянное drive-ние '0' на a0.
Нодо бы добавить reset. И переписать триггер (if ... then ...) как триггер с синхронным\асинхронным сбросом\установкой.
if (Reset = '1') then
a0 <= '0';
elsif rising_edge(clk) then
...

Составить ответ | Вернуться на конференцию

Ответы

Ответ: Можно уточнить...(+) — Lehin (05.03.2007 09:13:32 82.204.235.130, 401 байт)
- Ответ: — SAZH (05.03.2007 10:28:17 212.113.112.201, 227 байт)
  - Спасибо! Учту на будущее! — Lehin (05.03.2007 10:40:23 82.204.235.130, 1 байт)