Ответ: reg [7:0] WriteData=0; // output latch for data write («Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))

Ответ: reg [7:0] WriteData=0; // output latch for data write
(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))

Отправлено rustelcom 23 ноября 2006 г. 06:26
В ответ на: inout при моделировании отправлено <font color=gray>Frog</font> 01 ноября 2006 г. 17:46