есть ли в природе тулза, которая по структурному описанию Verilog/VHDL/etc генерит и ЭКСПОРТИРУЕТ векторную RTL схемотехнику??? («Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))

есть ли в природе тулза, которая по структурному описанию Verilog/VHDL/etc генерит и ЭКСПОРТИРУЕТ векторную RTL схемотехнику???
(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))

Отправлено yes 20 ноября 2006 г. 19:13

чтобы ее можно было потом импортировать в M$ VISIO

например SVG или любой другой формат...

в принципе VHDL/Verilog/EDIF и т.п. необязательно - может это какая-то сетевая или какие-то классы/графы вызовов... нужно лишь, чтобы входной формат был документированным и текстовым

нужно чтоб из текстового файла генерила картинку с квадратиками и стрелочками

Составить ответ ||| Конференция ||| Архив

Ответы

Allow to generate graphics out of the original text for both block diagram, flow-chart (combinational, sequential or Algorithmic FSM) and state machine — Victor® (21.11.2006 17:16 195.46.37.133, пустое, ссылка)
более общий вопрос - если нужно документировать дизайн в визио - каким путем лучше пользоваться? — yes (20.11.2006 19:15 87.236.81.130, пустое)
- (+) — cdg (21.11.2006 09:02 80.68.3.242, 136 байт)
  - увы, квартус это не наш путь :( - но и хочется что-то более конфигурируемого — yes (21.11.2006 14:24 87.236.81.130, пустое)

Перейти к списку ответов ||| Конференция ||| Архив ||| Главная страница ||| Содержание