[an error occurred while processing this directive]
Ответ:
(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))
|
Отправлено
darkniisiis 13 октября 2006 г. 16:23
В ответ на: Ответ: отправлено
SAZH 13 октября 2006 г. 15:54
|
|
|
|
я так понимаю это верилог,а на VHDL можно что-нибудь сотворить(я просто верилог впервый раз вижу)? если да, то помогите пожалуста, буду примногоблагодарен
Составить ответ
|||
Конференция
|||
Архив
Ответы
- Ответ: — SAZH (13.10.2006 18:18 212.113.112.201, 889 байт)
- Ответ: — SAZH (13.10.2006 16:43 212.113.112.201, 185 байт)
- Ответ: — darkniisiis (16.10.2006 10:21 212.44.92.82, 201 байт)
- Ответ: — SAZH (16.10.2006 10:30 212.113.112.201, 72 байт)
- Ответ: — darkniisiis (16.10.2006 11:07 212.44.92.82, 290 байт)
- Ответ: — darkniisiis (16.10.2006 09:25 212.44.92.82, 151 байт)
Перейти к списку ответов
|||
Конференция
|||
Архив
|||
Главная страница
|||
Содержание