Как в Verilog описать шину с тремя состояниями? («Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))

[an error occurred while processing this directive] Как в Verilog описать шину с тремя состояниями?
(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))

Отправлено Diman_Y 14 сентября 2006 г. 15:26

Вот есть пример работы с одним выводом:
bufif1 b1(out, in, oe);

А как сделать то-же самое, но для шины? :-)
Спасибо.

PS. Я первый раз не туда это сообщение запостил.

Составить ответ ||| Конференция ||| Архив

Ответы

assign out_bus[7:0]=(oe)? in_bus[7:0] : 8'bzzzz_zzzz; — Gate (14.09.2006 15:55 88.201.128.66, пустое)

Перейти к списку ответов ||| Конференция ||| Архив ||| Главная страница ||| Содержание