|
|
два варианта:
1) у вас на месте памяти стоит для Альтеры altsyncram или lpm_dp_ram с вашими параметрами, а для Ксайлинкса RAMB_x_y примитив какой-нибудь.
Соответсвенно, синплифай во время синтеза сам цепляет нужную память, а для моделирования вы используете поведенческую библиотеку.
2) вы память описываете двумерным массивом (возможно с прагмами и директивами), а синтезатор сам вам память сделает, может на внутренних рамах, а может на регистрах, это как ему скажете.
Внутри проекта в синтезаторе вы увидете _синтезированную_ память.
А на сайпрессе лежат, наверное, модели внешних микросхем. Вы их не синтезуете, они же не внутри фпга; они в тесте подключаются.
|
|
