[an error occurred while processing this directive]
Элементарно (+)
(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))
|
Отправлено
SM 16 июля 2006 г. 19:27
В ответ на: Ответ: отправлено
<font color=gray>der</font> 16 июля 2006 г. 19:15
|
|
|
|
Старший бит счетчика, тактируемого положительным фронтом, пропускается через триггер, тактируемый отрицательным. В результате сдвигается во времени на пол-такта. И затем выход счетчика объединяется по "или" с выходом триггера. Неужели из верилога не понятно?
Составить ответ
|||
Конференция
|||
Архив
Ответы
Перейти к списку ответов
|||
Конференция
|||
Архив
|||
Главная страница
|||
Содержание