[an error occurred while processing this directive]
|
Так в FPSLIC нет ни clock enable, ни load enable.
Зато в Stratix и Virtex2p есть именно clock enable.
Как этот clock enable реализован внутри FPGA мне наверное никогда не понадобиться узнать.
E-mail: info@telesys.ru