[an error occurred while processing this directive]
И, кстати, не clock enable, а synchronous load enable :)
(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))
Отправлено
SM
04 июля 2006 г. 19:17
В ответ на:
Моя первая FPGA - FPSLIC AT94 (AT40), там нет clockenable :) (+)
отправлено <font color=gray>Shtirlits</font> 04 июля 2006 г. 19:14
Составить ответ
|||
Конференция
|||
Архив
Ответы
Речь ведь идет о том, во что синтезируется, а не про то, что написано (+)
—
Shtirlits
(04.07.2006 19:50
83.149.205.223
, 201 байт)
Отправка ответа
Имя (обязательно):
Пароль:
E-mail:
NoIX ключ
:
Запомнить
Тема (обязательно):
Сообщение:
Ссылка на URL:
Название ссылки:
URL изображения:
Перейти к списку ответов
|||
Конференция
|||
Архив
|||
Главная страница
|||
Содержание
E-mail:
info@telesys.ru