[an error occurred while processing this directive]
А проверьте то-же, но с верилога... Возможно ридер послабее VHDL-ный.
(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))
Отправлено
SM
04 июля 2006 г. 19:16
В ответ на:
Моя первая FPGA - FPSLIC AT94 (AT40), там нет clockenable :) (+)
отправлено <font color=gray>Shtirlits</font> 04 июля 2006 г. 19:14
Составить ответ
|||
Конференция
|||
Архив
Ответы
Отправка ответа
Имя (обязательно):
Пароль:
E-mail:
NoIX ключ
:
Запомнить
Тема (обязательно):
Сообщение:
Ссылка на URL:
Название ссылки:
URL изображения:
Перейти к списку ответов
|||
Конференция
|||
Архив
|||
Главная страница
|||
Содержание
E-mail:
info@telesys.ru