[an error occurred while processing this directive]
Тестировать - точно, и синтезировать должен, но можно запутать проект такими приемами.
(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))
Отправлено
Dmv
26 июня 2006 г. 19:01
В ответ на:
и шо прямо синтезить будет с верилога ? в вхдл никак, кроме как через глобальный сигнал
отправлено <font color=gray>des00</font> 26 июня 2006 г. 16:11
Составить ответ
|||
Конференция
|||
Архив
Ответы
Отправка ответа
Имя (обязательно):
Пароль:
E-mail:
NoIX ключ
:
Запомнить
Тема (обязательно):
Сообщение:
Ссылка на URL:
Название ссылки:
URL изображения:
Перейти к списку ответов
|||
Конференция
|||
Архив
|||
Главная страница
|||
Содержание
E-mail:
info@telesys.ru