[an error occurred while processing this directive]
|
тут еще миксед верилог/вхдл дизайн и у VHDL-ных модулей порты - массивы рекордов
чтоб совсем не запутаться, хочу передавать их как массивы полей, а в верилоге по индексу брать из всех массивов кусочки и как бы "виртуальную рекорд" собирать
вот вопрос - может какие-то конструкции в 2001 есть, чтобы облегчить такую задачу?
E-mail: info@telesys.ru