|
|
Да, это синтезируемо. Но ведь и Ваш ответ не полон. Потому что в списке чувствительности нет описания D. И для неопытного пользователя это как Вы знаете создает определенные проблемы.
Давайте пожелаем SM побольше таких выходных. Я например узнал второй способ описания защелки. Правда не понял, почему это работает.
module latch_sm (clk, D, Q);
input clk, D;
output Q;
reg Q;
always @(posedge clk or posedge D)
//always @(clk)
begin
if (clk)
Q <= D;
end
endmodule
|
|
E-mail: 
info@telesys.ru
