[an error occurred while processing this directive]
|
Там на VHDL занятное описание. У меня на верилоге так оптимизировать не получилось. А вот Вы известный поборник чистоты языка. Может переведете на верилог так же оптимально. Я сделал на сумматорах и мультиплексорах. И иссяк.
http://electronix.ru/forum/index.php?showtopic=16497&pid=118404&st=0entry118404
E-mail: info@telesys.ru