[an error occurred while processing this directive]
С точки зрения теорий Вы правы. Но вот только (+)
(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))

миниатюрный аудио-видеорекордер mAVR

Отправлено SM 14 июня 2006 г. 15:36
В ответ на: Безусловно, с A уже не только программирование (+) отправлено Oldring 14 июня 2006 г. 13:56

кому нужен такой "код" на верилоге, автор которого не думал, как он будет реализован физически? О том, какие где задержки будут, о том, как будут нагружены те или иные буфера, и что это внесет в общий бюджет времени? Просто абстрактная модель какой-то системы? Которую, когда дело дойдет до физической реализации, придется переделывать почти с нуля?

Кстати, capacitive load в верилоге это все-таки дифур. Хоть и простой, но дифур. С использованием этой возможности верилога моделируются динамическая логика, ячейки SDRAM, и т.п.

P.S. фпга это частный случай. Далеко не все с этим работают.

Составить ответ  |||  Конференция  |||  Архив

Ответы


Отправка ответа

Имя (обязательно): 
Пароль: 
E-mail: 
NoIX ключ Запомнить

Тема (обязательно):
Сообщение:

Ссылка на URL: 
Название ссылки: 

URL изображения: 


Rambler's Top100 Рейтинг@Mail.ru
Перейти к списку ответов  |||  Конференция  |||  Архив  |||  Главная страница  |||  Содержание

E-mail: info@telesys.ru