[an error occurred while processing this directive]
|
Кстати, хваленная многими книга Полякова "Языки VHDL и Verilog...." содержит очень много опечаток и несоответствий между текстом и примерами, по крайней мере Verilog-примеры. Значительно больше, чем мне тут ругали книгу "Verilog HDL Synthesis,A practical primer", которая как раз понравилась.
E-mail: info@telesys.ru